什么是薄膜的保形性？
薄膜保形性，指的是薄膜沉积台阶覆盖力和空隙填附能力以及保留原始形状的能力，即在所有三维结构上（顶部、侧壁、底部）沉积的薄膜厚度相同，也称共性覆盖效果(如图1)。
ALD薄膜保形性技术的提升，是改善TEM和SEM制样及分析中品质的一大关键。
图1 薄膜沉积台阶覆盖力
先进半导体制程镀膜
和透射电镜样品制备的需求
透射电镜样品制备过程中，为改善部分样品在电镜中的对比度和清晰度，需要在样品表面沉积一层薄膜，以达到更好的测试效果。这要求沉积过程中既要保证材料的均匀性，又要能够精确控制材料的厚度和形状。
随着半导体产业的不断发展，器件的尺寸逐渐减小，深宽比则不断增加，则要求更先进的薄膜沉积技术，以达到更精确的效果。ALD技术由于其沉积参数可控（厚度、成分、结构），均匀性和保形性表现优异，在微纳电子和纳米材料等领域得到了广泛的应用。
影响覆盖能力和空隙填附能力的因素
ALD由于其自限性在所有薄膜沉积技术中已经是覆盖性、致密度最好的技术，但其沉积过程仍然会受到复杂结构中的阴影效应以及材料在样品表面迁移能力的影响，所以现今工艺在Finfet、3D NAND、TSV结构越来越复杂、孔隙越来越小越深，其阴影效应对侧壁跟底部覆盖能力的影响也越来越大。主要影响覆盖能力和空隙填附能力的因素如下：
1
温度：
较高的沉积温度有助于提高沉积物质在表面的迁移率，从而改善其沉积覆盖能力；但温度过高，会让样品的结构变形，导致各层薄膜的界面扩散反应和氧化等现象的发生，从而造成数据的错误。
2
饱和度：
要确认饱和度就必须确认其周期生长量（GPC）；ALD的每个周期循环会历经以下4个阶段：
前驱体投料(Precursor Dosing)
清扫(Purge)
共反应物投料 /前驱体反应(Co-reactant exposure)
清扫(Purge)
由于其自限性，理想下每个周期的循环会沉积一样的厚度，循环示意如图 2：
图2ALD的周期循环
不断提升ALD薄膜的保形性技术
改善TEM样品分析技术
在理想情况下添加更多的Precursor-dosing或是Co-reactant以及延长Purge时间，并不会增加或减少其周期生长量(GPC)；
在Precursor-dosing投料达到饱和情况下，借由调整其他时间来确认饱和度是否达到满足，过短的共反应物配料时间会导致杂质掺入，而过短的吹扫时间会导致前驱体和共反应物分子在气相或表面发生反应从而影响沉积薄膜的保形性和均匀性；
藉由了解上述的参数变化所产生的影响, 季丰电子对于ALD薄膜的保形性技术调整达到最佳化 , 如图3(a)为调整前，图3(b)为调整后。
图3(a)前驱体投量时间不足
导致侧壁底部共形效果差
图3(b) 调整前驱体的流量以及延长时间
得到大幅改善
季丰电子引入低温原子沉积系统ALD-T200G，可以在38℃的低温下进行稳定的沉积，同时保证优秀的step coverage，并精准控制薄膜厚度。
除常规样品外，ALD-T200G还可以用于温度敏感样品的制样前处理，能够有效避免高温带来的界面扩散和氧化等问题，以提供更准确的测试结果，
来源：季丰电子
半导体工程师
半导体经验分享，半导体成果交流，半导体信息发布。半导体行业动态，半导体从业者职业规划，芯片工程师成长历程。
