故事1：小米的澎湃s2芯片

关于S2至今（已过去7年）尚未推出，有人说截至2018年就已经经历过五次流片失败！

1、2017年三月S2第一版流片归来，基于台积电16nm工艺制作（流片就是把图纸给台积电小批量试产一次费用几千万），一周后，内部确认芯片设计有大问题根本不能亮机需要大改！2、2017年8月第二版S2回来，依然无法点亮。3、2017年12月第三版S2回来，还是无法亮机。4、2018年3月第四版回来，芯片有重大bug需要推到重来。5、2018年7月第五版S2归来，远远没达到量产预期有大量晶体管无法响应需要改设计修复bug，等修复完量产上市预计是2020年的事情了。更重要的是松果科技已经付不起台积电的流片费用了。

台积电16nm制程，一次流片的费用大概是在300万美元以上，有传言称要500万美元，我们就按400万美元来估算，五次流片失败，等于是烧掉了2000万美元（约合人民币1.36亿元），另外还要算上至少两年整个研发团队的工资和研发支出！雷布斯曾说，“芯片行业10亿资金起步，整个投入可能要10亿美金，而且可能10年才会有结果。”

故事2：学校实验室流片

芯片版图有个pad POR层没画，当时跑drc也没检查出来，就交出去了……结果回片找封装厂bonding的时候有个pad打不上线。

回实验室重新check了一下提交版图的drc，除了密度问题也没有其他问题（密度问题这个fab厂会帮忙解决），当时找了很多原因，甚至怀疑fab厂加工有问题（试图甩锅给fab厂）……因为用的pad都是同一款，21个pad就一个打不了线，而且那个pad接的pin还是GND……

后来仔细回想21个pad Vdd和Gnd为了做esd保护是我重新画的，所以也不是都同一款Pad，重新检查版图，发现gnd那个pad少了por层，导致没开窗，神奇的是这么严重的问题drc居然没发现.……

同组的师弟还用了我这个esd，当时非常害怕因为我这个问题导致这整个流片失败，（而且这次就我俩流片， 5*5的面积，越想越害怕……）

幸运的是师弟还多留了一个不带esd的pad，我自己也多流了一个不带esd的片子，所以最后都能测出来，我的芯片最后还中了个TSC-II。

故事总结

1、foundry把MIM层做错了。反复强调MIM不坐在M6和M5之间，做在M4和M3之间。芯片回来各种测试，codec就是不工作。经过多次质疑foundry，终于发现是没按照要求做。耽误半年。

2、foundry没有把IP merge进去。赶上过年，上传完文件，有修改，又重新上传。原来跑IP merge脚本的哥们休假过年去了，接手的这位跑完没check report。生产结束了，foundry告知“不好意思啊，这个IP没merge进去。。。” 想砍人啊

3、这个是听说的。IO PAD上没开孔，没法打线，没法测试。。。。。芯片回来了，没法测试。。。这个倒是可以解决，腐蚀一下，还是可以简单测试的。

4、听说的，这个惨，公司连芯片都没见到。话说wafer生产出来，要放在车子上推着走。一次，一个哥们看反正就几米的路，于是捧在手里走了两步，结果就霉运爆棚，绊倒，wafer盒子掉地上了。

5、据说，有rom里的code没写进去的情况，芯片上电cpu直接死掉。也有code写错的。所以，rom code是check list的必选。

来源：半导体行业芯声

半导体工程师

半导体经验分享，半导体成果交流，半导体信息发布。半导体行业动态，半导体从业者职业规划，芯片工程师成长历程。