AI热潮将先进封装推向台前。人工智能需要越来越快的芯片，但随着芯片尺寸接近原子级，进一步缩小芯片的成本越来越高。而将不同的芯片紧密集成在一个封装中，可以减少数据传输时间和能耗。

三星电子将在年内推出高带宽内存（HBM）的3D封装服务，计划明年推出的第六代HBM芯片HBM4将采用这种封装方式。就在两周前，黄仁勋宣布下一代AI平台Rubin将集成HBM4内存，预计于2026年发布。

值得注意的是，三星的HBM3E内存目前仍未正式通过英伟达的测试，仍需进一步验证。而美光和SK海力士已在2024年初通过了英伟达的验证，并获得了订单。

即将推出HBM的3D封装服务意味着三星加快研发脚步，争取缩小与SK海力士在HBM4的差距。

事实上，HBM4争夺战早已打响。去年11月就有消息称，SK海力士正与英伟达联合讨论与三星方案类似的HBM4“颠覆性”集成方式。今年4月，SK海力士与台积电签署战略结盟协议，强化生产HBM芯片与先进封装技术的能力。而台积电的CoWoS技术一直在先进封装中处于领先地位。

另据业内人士透露，SK海力士正在扩产其第5代1b DRAM，以应对HBM及DDR5 DRAM需求增加。此外，美光也正在追赶，etnews援引业内人士的话称，美光正在研发的下一代HBM在功耗方面比SK海力士和三星电子更具优势。

随着对低功耗、高性能芯片的需求不断增长，HBM在DRAM市场的份额将从2024年的21%增至2025年的30%。到2027年，先进封装收入占全球半导体收入的比例将达到13%，而2023年的这一比例为9%。到2032年，包括3D封装在内的先进封装市场规模将增长至800亿美元，而2023年为345亿美元。

相较于2.5D封装技术，3D封装无需硅中介层或位于芯片之间的薄基板，使得芯片能够实现高效的通信和协同工作。3D封装技术有效地降低了功耗和处理延迟，提高了半导体芯片电信号的质量。

早在2023年年底，三星电子就曾透露过关于3D封装技术的部分信息，并将其分为三个类别：SAINT S——垂直堆叠SRAM内存芯片和CPU；SAINT D——涉及CPU、GPU等处理器和DRAM内存的垂直封装；SAINT L——负责堆叠应用处理器（AP），此次的主要命名为SAINT D，即三星先进互连技术-D的简称。三星先进封装团队将垂直互连其存储业务部门生产的 HBM 芯片与其代工部门为无晶圆厂公司组装的GPU，形成”“一站式”解决方案，从而缩短生产周期，提高生产效率。

与此同时，台积电作为先进封装技术的领先者，尤其是其CoWoS技术，已经在HBM与CPU/GPU处理器集成的解决方案中占据重要地位。台积电的CoWoS技术是一种2.5D封装技术，它将逻辑芯片和3D的HBM整合成一个模块，再加装到2D封装基板上。

此次三星推出的3D HBM芯片封装服务，正是为了迎合AI、高性能计算和HBM的市场需求，因此也将对台积电的市场订单产生一定影响。此外，SK海力士与台积电已经签署了谅解备忘录，共同推进HBM4的研发，并通过先进的封装技术提升逻辑和HBM的集成度，预计HBM4将于2026年开始量产。这样的合作方式会促使台积电带来更先进的封装解决方案，从而提升台积电的市场竞争力，加剧与三星电子在此领域的竞争。

AI和高性能计算的热潮，为整个行业带来了新的机遇和挑战，三星电子与台积电在这场未定数的争夺战中，唯有不断提升自身竞争力，才能保持稳定，稳步前行。

免责声明：

1、本号不对发布的任何信息的可用性、准确性、时效性、有效性或完整性作出声明或保证，并在此声明不承担信息可能产生的任何责任、任何后果。

2、 本号非商业、非营利性，转载的内容并不代表赞同其观点和对其真实性负责，也无意构成任何其他引导。本号不对转载或发布的任何信息存在的不准确或错误，负任何直接或间接责任。

3、本号部分资料、素材、文字、图片等来源于互联网，所有转载都已经注明来源出处。如果您发现有侵犯您的知识产权以及个人合法权益的作品，请与我们取得联系，我们会及时修改或删除。