很多射频芯片在信号进入核心电路前需要在输入级/输出级利用无源RLC进行预处理，之后才会进入有源器件。
图一.LNA电路图。
如图一所示，该电路的输入级采用Balun线圈。因为HBM的频谱集中在0.2GHZ~1GHZ范围内，其频率远低于信号频率，所以当ESD进入输入级后，会通过线圈泄放到GND，无法与内部电路产生感应。
图二.PA电路图。
如图二所示，该PA的输出级采用ESD Inductor + ESD MIM电容构成高通滤波电路，频率较低的ESD电流直接通过电感泄放到GND，该芯片利用无源器件构成的高通/带通滤波电路可以有效把ESD滤掉，避免ESD对内部电路产生破坏。
图三.电感TLP曲线。
其TLP曲线如图三所示，在16KV HBM时压降不到6V。无源器件虽然很占面积，但是其ESD防护能力优异，同时还能与其它功能集成。
二.常规防护器件
在CMOS工艺下，寄生参数最为理想的器件当属SCR，其能满足部分射频芯片的需求，且面积远小于无源器件，泄放效率也较为优异，但是SCR Trigger Voltage过高的问题一直无法避免，即便是LVTSCR 其适用场景还是有限，完全无法针对SiGe HBT进行防护。而如果采用Diode + GCNMOS的方案，又会对信号频率产生限制。
三.ESD HBT器件
随着对更高频率的追求，射频芯片开始大规模使用SiGe工艺。SiGe工艺中最具代表性的器件便是HBT（Heterojunction bipolar transistor）异质结型三极管。HBT相较于MOSFET具有更大的集电极电流；更高的截止频率；更优异的噪声特性；更出色的高温特性等。如图四所示为HBT的结构示意图，其是由n-单晶Si/p+ 单晶SiGe/n+多晶Si 构成的异质结三极管，所以该器件的ESD特征与MOS、Bipolar都有差异。
图四.HBT器件结构图。
因为SiGe的扩散系数和迁移率与Si有所差异，所以HBT可以在维持高电流增益倍数的同时对基级进行高浓度掺杂，HBT器件拥有更大的集电极电流和更优异的频率特性。但是这些特性都是在小注入模型下实现的，如果面临ESD/EOS非常规模型时，SiGe HBT的鲁棒性较弱。如图五所示，SiGe与Si的界面处会产生一个自建电场，这个电场在ESD下会降低击穿势垒，但是也让器件更容易失效（器件承受内建电场+反偏电压的能量和）。
图五.HBT在ESD下的能带变化。
此外 SiGe是由多晶Si作为电极引出，这就导致了HBT基级过大电流能力有限，无法应对ESD/EOS等瞬态大电流。
但是针对某些设计需求，既不需要使用无源器件，又无法使用常规ESD器件，只能使用HBT保护内部电路。目前SiGe工艺中HBT与CMOS器件的兼容性很好，很多芯片会把射频模块集成到芯片中，这类芯片更倾向于将无源RLC通过SIP方式进行集成，芯片内部不会放置大量无源器件，因此射频端口的ESD防护只能使用HBT。所以HBT需要很多改进措施来提高ESD防护能力：
1.增加Finger数目
因为单个器件的泄放效率有限，就需要增加Finger数目来提高总效率。
图六.HBT 多Finger数目。
2.采用Open Base结构
如图七所示，Open Base是将HBT的Base浮空，Common Base是将 HBT的基级接地。当基级浮空，集电极与基级发生雪崩击穿后，大量载流子聚集在异质结界面处形成感应电场，感应电场能进一步降低势垒，让更多的载流子到达射电极，使三极管导通，发生Snap Back，所以Open Base的Trigger Voltage较低。反之Common Base是将基级接地，在集电极与基级发生雪崩击穿后，大量载流子通过基级流出体系，在基级产生一个压降VDrop，从而开启三极管，发生Snap Back，但是Common Base的Trigger Voltage相对较高。两种连接方式都能发生Snap Back，但是机理不一样，所以Trigger Voltage会产生差异。因为HBT本身就存在内建电场，所以Floating Base与Ground Base的区别比较显著，而传统BJT因为没有内建电场，Floating Base与Ground Base的差异不会这么明显。
图七.HBT采用Open Base与Common Base的区别。
Open Base基级不会有大电流经过，器件的ESD防护能力要优于Common Base。Common Base中会有大电流从Base流出体系，会削弱器件的防护能力。
3.单独建立反向ESD通道
如图八所示，HBT器件中SiGe做为基级的横向电阻率很高，过ESD电流的能力欠佳。射电极作为高掺杂多晶硅其热电性能欠佳，这两种因素造成了HBT面对负向ESD的性能很差。所以需要另外建立负向ESD泄放通道。
图八.HBT的负向ESD性能。
