我在一家通信芯片公司工作多年，soc设计岗位，体验如下。

1、工作紧张充实，需要做的事情很多，本质肯定的设计，也就是RTL coding，还要support 验证，后端，软件，平台，DFT等多个部门。

2、不忙的时候写写设计文档，画画设计图。

3、平时各种讨论，时序问题，debug问题，面积问题，功耗问题最多。

4、讨论时候就是头脑风暴和灵感迸发的时候，非常有意思。

5、平时确实也有很多烦心事，就是别的部门啥都问你，简单的复杂的，有的感觉很弱智。

天津大学微电子博士毕业的李狗蛋表示：

每天上午如果当天没有需要我填表写报告等必须做的工作，我一般都是在看书。针对我手上的项目看看教科书上相应的模块，或者看我感兴趣的模块。

顺便看看我的几只股票。

如果有表或者报告要写，我就写这个。

下午把需要仿真的模块调出来，根据我看书的理解算一下，调一下。还调不对就看论文。

到了三点股市休市，休市后是我画版图和画报告用图，填表，写报告的时间。

然后就下班了。

我倒是基本上不加班。

中间喝茶，吹水，吃零食，刷手机兼有之。

有测试任务的话一般也是都安排在下午。休息活动就全没了。

论体验和读书的时候差不多，读书的时候还能睡到中午，现在必须准点上下班，赚得比读书的时候多多了。衣食无忧，也不担心失业，只是期待自己赶紧到45岁。

电子科大集成电路硕士表示：

身边的人普遍学历都很高，每天工作要动脑子的地方有很多。

设计思考写文档时间比coding的时间长很多。

debug的时间最长。

经常写脚本，不然很多东西自己一个一个改太费劲了。

随时讨论，随时头脑风暴，感觉周围随时都有人正在讨论问题。

IC验证的工程师表示：

我从事的是ic验证岗位，刚入行的时候都是激情恨不得一天就住在公司，下班后再继续学习；1-2年的时候会时常怀疑自己，为什么组内小伙伴效率都很高，是不是有什么速成法；2年后虽然说还是初级工程师，但已经慢慢不再焦虑了，成就感有但不足吧，但是觉得普通家庭的小孩（双非材料）能拿到这些 个年薪是件足够幸运的事情，就更热爱现在的工作了~也更庆幸自己21年年初入行是正确的，放在现在肯定泡池子！

工作2年多，对芯片设计最大的感受是难度不小，学习和实践完全是两回事，刚入门的UVM就打蒙一批人；针对于一个小问题小bug,新人花费半个月时候还没处理好也是常有的事；

工作迭代次数多，有时候会觉得枯燥且繁琐；设计需求修改导致验证大改；设计bug导致验证大改；验证自己的bug导致验证大改；说到底验证工作就是不停的debug，不是正在debug，就是准备debug；五天一大改，3天一小改；

工作中需要进行大量的测试和调试，同时可能需要花费数周或数月的时间才算完成任务，难免在这其中会产生一些负面情绪：觉得无聊且枯燥！无数次迭代回归，回归，回归，回归挂了，查问题，改环境，回归，回归，回归，回归挂了，循环。重复工作无进展。

并且屁事还是挺多的：要随机、要自动check、要各种覆盖率、要各种文档，但是最终却不会体现在产品中；相比较而言验证工作成就感相对于低；项目成功是前后端设计牛逼，项目失败是验证水，这么简单的问题都发现不了？

很多人都说验证天花板低，上限不够！说都听过或见过总架构师、总设计师，但是没听过总验证师呢？但是我觉得吧，上限天花板也不是给我说的，能够到达天花板这个级别的工程师真的是太少了，所以不论验证还是设计，根据自身情况选择吧！

入行半年多的新兵表示：

信号链数模混合方向，说说半年来的感受。

工作的时候时不时就要沟通项目需求，架构的SPEC虽然立项就定了，但是性能其实没有那么理想的，有时候是会不断的修正架构和方案，每天都在成长。

忙的时候一周做几个方案，原型做好几个最后再权衡利弊订结果，很多cell的仿真向量从较为粗浅的简单仿真到越来越复杂的分析，考虑的东西也越来越多。

压力大的时候做梦都在想bug是什么导致的，在不断的解决bug的过程中也对信号链路的把握越来越明确，对信号处理的理解也从奥本海默的书上一些抽象概念慢慢演化到物理概念上。

仿真的时候为了优化仿真模型做了很多仿真优化，Verilog A是真的好用。

来源于半导体行业芯声，作者石大小生

半导体工程师半导体经验分享，半导体成果交流，半导体信息发布。半导体行业动态，半导体从业者职业规划，芯片工程师成长历程。208篇原创内容公众号